MAR 2 7 2002

E JAPAN PATENT OFFICE

別級新州が書類に記載されている事項は下記の出願書類に記載されて いる事項と同一であることを証明する。

This is to certify that the annexed is a true copy of the following application as filed with this Office

出願年月日
Date of Application: - 2001年 3月

出願番号 Application Number:

特願2001-058716

[ST.10/C]:

[JP2001-058-716]

RECEIVED

APR 1 6 2002

Technology Center 2600

Applicant(s):

株式会社日立国際電気

CERTIFIED COPY OF PRIORITY DOCUMENT

Best Available Copy

2002年 2月26日

Commissioner, Japan Patent Office



特2001-058716

【書類名】

特許願

【整理番号】

K131065

【提出日】

平成13年 3月 2日

【あて先】

特許庁長官殿

【国際特許分類】

H04L 12/02

【発明者】

【住所又は居所】

東京都小平市御幸町32番地 株式会社日立国際電気

小金井工場内

【氏名】

細川 昇

【特許出願人】

【識別番号】

000001122

【氏名又は名称】

株式会社日立国際電気

【代表者】

遠藤 誠

【電話番号】

042-322-3111

【手数料の表示】

【予納台帳番号】

060864

【納付金額】

21,000円

【提出物件の目録】

【物件名】

明細書 1

【物件名】

図面 1

【物件名】

要約書 1

【プルーフの要否】

要

【書類名】 明細書

【発明の名称】 ネットワーク対応画像伝送装置

【特許請求の範囲】

【請求項1】

撮像装置でとらえた映像信号を圧縮して圧縮画像データを生成する画像圧縮 手段と、

ネットワークなどの伝送媒体に前記圧縮画像データを送信または前記伝送媒体からの圧縮画像データを受信する伝送手段と、

前記送信または受信の圧縮画像データおよび処理手順を記憶する記憶手段と

前記記録手段に記録されている処理手順を読み出し処理を実行する処理手段と、

前記受信の圧縮画像データを映像信号に伸張する画像伸張手段と、

前記各手段を制御する制御手段とから成るネットワーク対応画像伝送装置において、

前記各手段は、前記処理手段、前記記憶手段、および制御手段から成るCPU(Central Processing Unit)ブロックと、前記画像 圧縮手段、前記画像伸張手段、および前記伝送手段とから成る外部周辺ブロック とに分かれ、前記両ブロック間のデータの授受が該データの信号を整形するバッファを介して行われることを特徴とするネットワーク対応画像伝送装置。

【請求項2】

請求項1記載の発明において、

前記CPUブロック内の各手段および前記外部周辺ブロック内の各手段を各々に、始点と終点とが合流せず、なおかつ分岐部のない信号配線のCPUバスおよび外部周辺バスで接続したことを特徴とするネットワーク対応画像伝送装置

【請求項3】

請求項1記載または請求項2記載の発明において、

前記CPUブロックを中心に前記外部周辺ブロックを前記CPUブロックの 外側に配置したことを特徴とするネットワーク対応画像伝送装置。

【請求項4】

請求項2記載の発明において、

前記CPUブロック内の処理手段を始点と終点とが合流せず、なおかつ分岐 部のない信号配線の始点として、また前記外部周辺ブロック内へ信号を供給する 前記バッファを始点と終点とが合流せず、なおかつ分岐部のない信号配線の始点 としたことを特徴とするネットワーク対応画像伝送装置。

【請求項5】

請求項4記載の発明において、

前記CPUブロック内の処理手段を始点と終点とが合流せず、なおかつ分岐部のない信号配線のCPUバスが囲い込むようにし、該CPUバスの始点で前記処理手段を接続しさらに前記CPUブロック内の前記処理手段以外の他の手段を接続し、前記CPUバスの終点で前記バッファを接続し、さらに該バッファを始点として始点と終点とが合流せず、なおかつ分岐部のない信号配線の外部周辺バスが前記CPUバスを囲い込むように外周に向けて広げて配置し、前記外部周辺バスに前記外部周辺ブロック内の各手段を接続したことを特徴とするネットワーク対応画像伝送装置。

【請求項6】

請求項4記載または請求項5記載の発明おいて、

前記CPUバスおよぼ前記外部周辺バスの始点近くの始点と終点とが合流せず、なおかつ分岐部のない信号配線の信号配線にダンピング抵抗器を接続し、あるいは前記CPUバスおよぼ前記外部周辺バスの終点近くの始点と終点とが合流せず、なおかつ分岐部のない信号配線の信号配線に終端抵抗器を接続したことを特徴とするネットワーク画像伝送装置。

【発明の詳細な説明】

[0001]

【発明の属する技術分野】

本発明は、ネットワーク対応の画像伝送装置に関するものである。

[0002]

【従来の技術】

ネットワーク対応画像伝送装置は、カメラなどの撮像装置でとらえた映像信号をA/D (Analog to Digital)変換し、その画像データを画像符号化方式JPEG (Joint Photograhic Experts Group)などでデータ圧縮して、LAN (Local Area Network)などのネットワークへ圧縮画像データとして配信することを担う。あるいは、ネットワークなどの伝送媒体から、圧縮画像データを受信して伸張し、装置外部へ画像データとして出力あるいは表示することを担う。

[0003]

ネットワーク対応画像伝送装置では、低価格と多機能を実現するために処理部に汎用CPU(Central Processing Unit)が採用される。たとえば、CPUは画像符号化方式JPEGで画像データを圧縮するJPEG圧縮回路からの圧縮画像データを読みとり、メモリなどの記憶装置に格納する。さらに、CPUは、メモリに格納された圧縮画像データを読み出して所定にフォーマッティングして、再びメモリに格納し所定のタイミングでネットワーク制御回路に転送する。ネットワーク制御回路は、フォーマッティングされた圧縮画像データをネットワークのプロトコルに対応したフォーマットに構築したデータをネットワークに送出する。

[0004]

このように、圧縮画像データを取り込みメモリへの格納ためのデータ転送と、圧縮画像データを取り込み所定にフォーマッティングして再度メモリに書き込むというCPUのデータアクセスのためのデータ転送と、および所定にフォーマッティングされた圧縮画像データのネットワーク制御回路へのデータ転送とがある。これらのデータ転送を高速に同時に行うために複数の専用バス方式が採られることもある。しかし、占有バスの信号配線の実装面積、消費電力、あるいは装置価格の増大などを抑えるために、共通バスを時分割に占有して競合回避によって、これらのデータ転送を実現している。

[0005]

CPUは、バスを時分割に占有して、JPEG圧縮回路からの圧縮画像デー

タの取りこぼしがないように、また圧縮画像データの配信に途切れがないように、上記のデータ転送を効率的に行うために処理スケジューリングされながら実行する。また、CPUは装置外に対する入出力の不定期的な処理要求事象にも対応しなければならず、データ転送やデータ処理が一時中断されて、CPUの処理効率は低下する。

[0006]

このようなCPUの処理効率の低下を補うために、より高速処理が可能なCPUとより高速アクセスが可能なメモリ(たとえば、クロック同期のバースト転送が可能なメモリ)の採用と共に、データの授受が行われるバス上のデータ転送クロックの高速化が図られる。しかし、より高速化が図られると、データの伝送信号の立ち上がり、立ち下がりの時間とデータの伝送信号の伝搬遅延時間との関係、およびデータの伝送路としてのバスの信号線の実装などにより、データの伝送路にデータ・エラーを引き起こす反射が現れるようになる。反射の発生によって、伝送信号にはオーバーシュートやアンダーシュートなどが生じ、信号を識別する閾値を越えてデータエラーが発生したり、不要輻射が発生して動作の不安定要因にもなる。

[0007]

このように、高速化を図ったにもかかわらず、これらの問題が生じて十分に 高速化が図れたネットワーク対応画像伝送装置を実現することができなかった。 この結果、次のようなネットワークを介してカメラでとらえた画像の配信ができ るデータ量の上限が低くくなって、配信サービスの限界を生じていた。

[0008]

CPUにとっては、前述のように圧縮画像データの取り込み、データ処理、データ転送、あるいは装置外に対する入出力処理は多大な処理負荷となっている。ネットワーク対応画像伝送装置のこのような処理内容に対応したCPUでは、従来では30fps(frames per second)の圧縮画像データを1ユーザに配信できる量を、約3.6Mbps(Megabits per second)(0.12Mb/frame×30frames/sec)とすると、同時配信可能なユーザ数が2以下に制限され、最大配信が可能なデータ量

は約7.6Mbpsとなっていた。

[0009]

このようなCPUの処理能力の下で、受信側で高品質の再生画像を得るために、1ユーザへの配信のデータ量を2倍にすると、30fpsの圧縮画像データの同時配信できるユーザ数はたかだか1ユーザとなってしまい、画像配信サービスの低下を招くこととなる。また、その逆に配信可能なユーザ数を2倍の4ユーザに増やすと、1ユーザ当たりに配信できるデータ量が削減されて、低画質の再生画像に強いられる。あるいは、フレームレートを30fpsから半分の15fpsに落としてフレーム落ちはあるが各フレームの画質を確保したものとはなるが動きのある画像では不自然な再生画像となってしまうという問題がある。

[0010]

【発明が解決しようとする課題】

従来の技術では、上記のように次のような問題があり、ネットワークを介してカメラでとらえた画像の配信できるデータ量が制限されて配信サービスの限界を生じていた。

[0011]

すなわち、同時に少なくとも4ユーザに1ユーザ当たり3.6Mbps以上の圧縮画像データ量を配信することができない。また、高画質の再生画像を得るために、同時に少なくとも2ユーザに1ユーザ当たり2倍の7.2Mbps以上の圧縮画像データの配信を行うことができない。

[0012]

【課題を解決するための手段】

撮像装置でとらえた映像信号を圧縮して圧縮画像データを生成する画像圧縮 手段と、ネットワークなどの伝送媒体に前記圧縮画像データを送信し、あるいは 前記ネットワークなどの伝送媒体からの圧縮画像データを受信する伝送手段と、 前記送信または受信の圧縮画像データおよび処理手順を記憶する記憶手段と、前 記記録手段に記録されている処理手順を読み出し処理を実行する処理手段と、前 記受信の圧縮画像データを映像信号に伸張する画像伸張手段と、前記各手段を制 御する制御手段とから成るネットワーク対応画像伝送装置において、つぎのよう な解決手段を施したものである。

[0013]

処理能力がより高い処理手段としてのCPUとより高速アクセスタイムの記憶手段としてのメモリの採用に対して、圧縮画像データの転送を担う該CPUや該メモリを含めた装置の構成手段とそれらの構成手段を接続して高速データ転送が行われるバスの信号配線の配置の実装によって、データ転送速度の高速化を実現したものである。その実現手段は二つあり、以下のとおりである。

[0014]

第一の実現手段は次のようである。

バスのデータ転送速度の高速化に伴うバスの信号配線上に発生する信号の反射の抑制のために、さらにCPUおよびメモリなどの構成手段から成るCPUプロックと画像圧縮手段としてのJPEG圧縮回路および伝送手段としてのネットワーク制御回路などから成る外部周辺ブロックとの間のデータ授受を伝送信号を整形するバッファを介して行うようにしてデータの信号伝搬遅延時間を短くして、反射の発生を抑制するようにもしたものである。また、各ブロックの構成手段の配置、信号配線は、CPUプロックではCPU、外部周辺ブロックではバッファに高速アクセスが要求される構成手段をより近くに配置する。そして、CPUおよびバッファを始点としてデータ転送や制御などを担うバスを信号配線の始点と終点とが合流せず、なおかつ分岐部のないように配線し(以下、一筆書きの信号配線と称する)、各構成手段を接続する。

[0015]

また、第二の実現手段は次のようである。

前述の第一の実現手段において、構成手段および構成手段を接続するバスの信号配線の配置がCPUを始点にCPUを囲い込むように外周に向けて広がるようにしたものである。

[0016]

そして、第一および第二の実現手段において、この一筆書きの信号配線のバスの始点には、回路素子の数十オームのダンピング抵抗器としての直列抵抗あるいは一筆書きの信号配線の終点には伝送路のインピーダンスと等価な値の回路素

子としての終端抵抗を配置したものである。

[0017]

【発明の実施の形態】

以下、本発明のネットワーク対応画像伝送装置について説明する。

[0018]

最初に、本発明のネットワーク対応画像伝送装置の構成とその動作を図3により説明する。

[0019]

30はネットワーク対応画像伝送装置、1はCPU、5はCPU1の処理プログラムが格納されるROM、3は圧縮画像データやCPU1の処理手順が記述されている処理プログラムデータが処理開始前にROM5から転送されて格納されるRAM、4はCPU1、RAM3、ROM5、および後述の周辺回路ブロック32中の各回路などのアクセスを制御する制御回路である。これらの構成回路は、CPUバスAで一筆書きの信号配線によって接続されており、ネットワーク対応画像伝送装置30を制御するCPUブロック3の構成要素となっている。なお、RAM3をクロック同期のバースト転送により高速アクセスが可能なSDRAM(Synchronous Dynamic RAM)、ROM5をCPU1の処理プログラムデータなどをリモート書き換え可能とするフラッシュメモリに置き換えることができることは言うまでもない。

[0020]

さらに、14はカメラ、9はシリアル信号F(シリアル伝送規格としてRS-232CやRS-485など)によりカメラ14の制御(ズーム、フォーカスなど)を行うシリアル制御回路、8はカメラ14から入力される映像信号EをA/D変換し画像符号化方式JPEGの圧縮画像データに圧縮するJPEG圧縮回路、7はCPU1から転送された圧縮画像データの所定フォーマットされたデータを受けてネットワーク40に対応したプロトコルに従ってデータDを出力するネットワーク制御回路、10はネットワーク対応画像伝送装置30の動作状態をLEDの点滅によりユーザに知らしめるLED回路、11はネットワーク対応画像伝送装置30の動作あるいは機能の指定情報が設定されCPU1によってこの

情報が読み出されるスイッチ回路である。これらの構成回路は、周辺回路バスBで一筆書きの信号配線よって接続されており、ネットワーク対応画像伝送装置30の外部からのデータ授受を担う外部周辺ブロック32の構成要素となっている。なお、JPEG圧縮回路8を動画圧縮方式MPEG(Moving Picture Experts Group)による動画圧縮を行うMPEG圧縮回路に置き換えることができることは言うまでもない。また、図示はしていないが、画像伸張回路とモニタ出力回路を実装し、ネットワーク40から画像を入力して伸張して、モニタへ伸張した再生画像を表示することもできることは言うまでもない。音声についても同様に取り扱うことができる。

[0021]

また、外部周辺ブロック32には、12と13の拡張用コネクタがある。これらの構成回路は、拡張外部バスCで一筆書きの信号配線によって接続されている。拡張用コネクタ12、13には、オプション用の増設基板を実装できるようになっており、たとえば電話回線に接続できるモデム基板、ISDN回線に接続できるISDN基板、外部機器制御用の接点入出力基板などを実装できるようになっている。

[0022]

CPUブロック31のCPUバスAと外部周辺ブロック32の周辺回路バス Bおよび拡張外部バスCとは、周辺回路バスバッファ2と拡張外部バスバッファ 6とで分離されている。

[0023]

また、21はCPU1の近くに位置するCPUバスAの始点の一筆書きの信号配線に直列に挿入される、信号反射を抑制する回路素子としての直列抵抗器、22はCPUバスAの終点に位置する一筆書きの信号配線に接続された、信号反射を抑制する回路素子としての終端抵抗器である。さらには、23は周辺回路バスバッファ2の近くに位置する周辺回路バスBの始点の一筆書きの信号配線に直列に挿入される、信号反射を抑制する回路素子としての直列抵抗器、24は周辺回路バスBの終点の一筆書きの信号配線に接続された信号反射を抑制する回路素子としての終端抵抗器である。

[0024]

ネットワーク対応画像伝送装置30は、装置に動作電源が供給された後の初期動作時に制御回路4によってCPU1の処理プログラムデータがROM5からRAM3へ書き込まれてCPU1の制御の下に処理を開始する。

[0025]

CPU1は、カメラ14へのプリセット制御情報あるいはネットワークを介 して入力したリモートカメラ制御情報をシリアル制御回路9に設定する。カメラ 14は要求の画像をとらえた30fpsの映像信号EをJPEG圧縮回路8へ供 給する。JPEG圧縮回路8は、30fpsの映像信号EをA/D変換した1フ レームのデータを圧縮し、少なくとも 0. 12Mbの圧縮画像データを生成する 。CPU1は、制御回路4と共にアクセス制御を行って、1/30fpsの周期 でデータ転送速度が少なくとも3.6Mbpsで、圧縮画像データを周辺回路バ スB、周辺回路バスバッファ2、およびCPUバスAを介してRAM3に転送し て格納する。CPU1は、格納された圧縮画像データに所定のフォーマッティン グを行って後に、再びRAM3に格納する。そして、CPU1は、制御回路4と 共にアクセス制御を行って、ネットワークからのユーザの配信要求に対して、た とえばユーザ数が4であれば少なくとも3.6Mbps×4=14.4Mbps のデータ転送速度で、所定のフォーマッティングされた圧縮画像データをRAM 3から読み出し、CPUバスA、周辺回路バスバッファ2、および周辺回路バス Bを介してネットワーク制御回路7へ転送する。このデータ転送と、前述のJP EG圧縮回路 8 からの圧縮画像データの転送とが競合しないように、CPU1の 処理スケジューリングと制御回路4によって時分割にCPUバスA、周辺回路バ スバッファ2、および周辺回路バスBが各々のデータ転送時に占有される。ネッ トワーク制御回路7は、所定のフォーマッティングされた圧縮画像データをネッ トワークのプロトコルに則したフォーマットに変換して、各ユーザに配信するた めにネットワーク40へ送出する。

[0026]

CPU1は、これらのデータのアクセス制御や転送の周期的な処理と共に、 不定期的な処理も実行しなければならい。カメラ制御の要求(ズーム、パン、チ ルトなど)があると、シリアル制御回路9にカメラ制御情報を設定する。また、配信要求のユーザ数やデータ転送速度などの動作状態を外部に知らしめるための LED表示のための制御情報をLED回路10に設定する。さらには、動作モードの切り替えや動作パラメータの変更に備えて、外部からの情報をスイッチ回路 11から読み出し、動作モードやパラメータの変更処理を行わなければならない

[0027]

また、CPU1は、拡張用コネクタ12、13に通信機能を有したISDN 基板やモデム基板、あるいは外部機器制御用の接点入出力基板などのオプション 基板が実装されていれば、これらの基板ともデータのアクセス制御やデータの転 送の処理をする。

[0028]

少なくとも14.4Mbpsの高速データ転送が行われるために、CPU1 からスイッチ回路11までの長い伝送路の一つのバスで接続されると、信号の反 射が発生しやすくなり、データ転送の上限が決まってしまう。この上限を引き上 げるために、周辺回路バスバッファ2おおび拡張外部バスバッファ6で物理的に 分離し、CPUブロック31と外部周辺ブロック32との構成回路としている。 各ブロック31、32の構成回路はそれぞれのバスA、B、Cで一筆書きの信号 配線で接続されるようにしている。すると、伝送路が短くなって信号伝搬遅延時 間が短くなり、不用意な分岐信号配線をなくして、信号の反射が抑制されると共 に信号の整形が行われて品質の良い信号で再度データ転送が行われるので、各ブ ロック31、32において高速データ転送を行うことができるようになる。また 、CPU1の近い位置のCPUバスAの始点に直列に回路素子としての数十オー ムのダンピング抵抗の直列抵抗器を、あるいはCPUバスAの終点にCPUバス Aのインピーダンスと等価な回路素子としての数百オームの終端抵抗器を電源と グランドとの間に配置することで、さらに伝送信号の反射を抑制することができ るようになって、高速データ転送に対応することが可能となる。また、高速アク セスが要求されるRAM3、およびネットワーク制御回路7とJPEG圧縮回路 8は、図3が示すように各々にCPU1および周辺回路バスバッファ2に近い位 置に配置されている。これによっても、データの授受の伝送路が短くなって信号 伝搬遅延時間も短くなり、高速データ転送速度の上限を引き上げることができる ようになる。

[0029]

次に、データ転送速度を高速化するための第二の実現手段である、各構成回路と各構成回路を接続するバスの一筆書きの信号配線の配置の実装について、図1と図2で説明する。

[0030]

図2は、前述の図3の各構成回路を接続するバスの一筆書きの信号配線の実装方式を示した簡略図である。同図は、CPU1が中心に配置され、ここを始点に外周に向けて広がるようにバスが渦巻き状に一筆書きの信号配線されていることを示している。また、図3と同様にCPUバスAと周辺回路バスBおよび拡張外部バスCとは、周辺回路バスバッファ2および拡張外部バスバッファ6で分離されている。図2のバスの一筆書きの信号配線の実装方式に従って、図3の各構成回路およびバスの一筆書きの信号配線を配置した実施例を図1に示す。

[0031]

図1において、35は図3のネットワーク対応画像伝送装置30の各構成回路およびそれらを接続するバスの一筆書きの信号配線を実装するプリント基板である。CPU1の配置位置を始点に、プリント基板35の板端に向けて渦巻き状に広がるように一筆書きの信号配線されたバスに各構成回路が接続されている。また、CPUバスAと周辺回路バスBおよび拡張外部バスCとは、周辺回路バスバッファ2および拡張外部バスバッファ6で分離されている。最も外側では、プリント基板35の板端にある外部とのデータ授受のための図3に示されている外部周辺ブロック32の構成回路が周辺回路バスBおよび拡張外部バスCで接続されている。そして、これらの構成回路は前述の図3の場合と同様に一筆書きの各バスの信号配線で接続されている。

[0032]

各構成回路の配置はCPU1を始点に、より高速アクセスが要求される回路のRAM3、ROM5、制御回路4、周辺回路バスバッファ2、そして拡張外部

バスバッファ6の順番となっている。さらに、周辺回路バスバッファ2から、プリント基板35の板端に向けてより高速アクセスが要求される回路のネットワーク制御回路7、JPEG圧縮回路8、シリアル制御回路9、そして最も遅いアクセスが許容されるLED回路10およびスイッチ回路11の順番で配置されている。また、拡張外部バスバッファ6を始点に、拡張コネクタ12、13がプリント基板35の板端で一筆書きの信号配線の拡張外部バスCで接続されている。

[0033]

さらに、信号の反射を抑制するためのダンピング抵抗器としての直列抵抗器 21、23が、CPU1あるいは周辺回路バスバッファ2に近いバスの一筆書き の信号配線に直列に挿入されている。また、各バスの伝送路のインピーダンスの 値と等価な終端抵抗器 22、24 が各バスに電源ラインとグランドとの間で接続 されて配置されている。

[0034]

図1の各構成回路およびそれらを接続するバスの一筆書きの信号配線による ネットワーク対応画像伝送装置の動作は、前述の図3の場合と同様であるためそ の説明は省略する。

[0035]

【発明の効果】

本発明によれば、少なくとも同時に4ユーザに1ユーザ当たり3. 6М b p s (=0.12 M b × 3 0 f p s) の圧縮画像データをネットワークを介して配信できる、3. 6 M b p s × 4 = 1 4. 4 M b p s のデータ転送が実現できて、ユーザに自然な動きのある再生画像を提供できるサービスが可能となる。

[0036]

また、少なくとも14.4Mpbsのデータ転送速度を実現する一筆書きの信号配線のバスで接続された、外部周辺ブロックをプリント基板の板端に配置することができるようになるために、外部インターフェース用のコネクタ、動作状態の表示器、あるいは動作条件の設定のためのスイッチなどを直にプリント基板に実装できるようになる。これにより、装置の筐体にコネクタ、表示器、あるいはスイッチなどを別のプリント基板に実装してケーブル接続する必要がなくなり

、筐体の構造の簡素化および低価格の装置を実現することができる。

【図面の簡単な説明】

- 【図1】 本発明における一実施例のネットワーク対応画像伝送装置の構成 回路と実装を示す図
- 【図2】 本発明における一実施例のネットワーク対応画像伝送装置の構成 回路を接続するバスの一筆書きの信号配線の別の実装方式の概念を示す図
- 【図3】 本発明における一実施例のネットワーク対応画像伝送装置の構成 回路とそれらを接続するバスの一筆書きの信号配線の別の実装方式を示す図


【符号の説明】

1:CPU、2:周辺回路バスバッファ、3:RAM、4:制御回路、5:ROM、6:拡張外部バスバッファ、7:ネットワーク制御回路、8:JPEG圧縮回路、9:シリアル制御回路、10:LED回路、11:スイッチ回路、12、13:拡張用コネクタ、14:カメラ、21、23:直列抵抗器、22、24:終端抵抗器、30:ネットワーク対応画像伝送装置、35:プリント基板、40:ネットワーク、A:CPUバス、B:周辺回路バス、C:拡張外部バス、D:LAN、E:映像信号、F:シリアル通信信号


【書類名】

図面


【図1】



【図2】



【図3】



【書類名】 要約書

【要約】

【課題】

同時に少なくとも4ユーザに1ユーザ当たり3. 6 M b p s 以上の圧縮画像 データを配信することを可能とするネットワーク対応画像伝送装置を提供することを目的とする。

【解決手段】

処理手順および圧縮画像データを記憶する記憶手段と処理手順を読み出し処理を実行する処理手段とから成るCPUブロックと、映像信号の圧縮画像データを生成する画像圧縮手段とネットワークなどの伝送媒体に圧縮画像データを送出する伝送手段とから成る外部周辺ブロックとの間のデータの授受を該データの信号を整形するバッファを介して行い、前記各ブロック内の各手段は一筆書きのバスの配線で接続され、各バスの始点または終点にはそれぞれに直列抵抗器または終端抵抗器を配置するようにしたものである。

【選択図】 図1

出願人履歴情報

識別番号

[000001122]

1. 変更年月日

2001年 1月11日

[変更理由]

名称変更

住 所

東京都中野区東中野三丁目14番20号

氏 名

株式会社日立国際電気